你的分享就是我们的动力 ---﹥

亟需一个verilog测量延时电路

需要一个verilog测量延时电路
每个电路在下到FPGA的时候都有延时,现在需要一个电路函数来测量这个延时,代码是verilog,谁能给个,或者给个思路或者电路图,能顺带讲解一下就更好了。
------解决思路----------------------
module test(
iclk,
w_add
);
intput iclk;
input w_add;
reg [31:0] count;
always@(posedge iclk)
begin
if(w_add)
count = count+1;

 

end 
endmodule

这是最简单的计数器算延时的了